 |
| DGIST 장서영 석박사통합과정생(가운데)이 'ESSERC 2026'에서 최우수 학생논문상을 수상하고 기념촬영하고 있다.(사진제공=DGIST) |
[아시아뉴스통신=윤석원 기자] DGIST(총장 이건우) 전기전자컴퓨터공학과 장서영 석박사통합과정생(지도교수 김가인)이 '제51회 유럽고체전자학술대회(ESSERC 2025)'에서 발표한 논문으로 '최우수 학생논문상(Best Student Paper Award)'을 수상했다. 해당 상은 지난 7일부터 10일까지 스페인 마요르카에서 열린 'ESSERC 2026'에서 시상됐다.
ESSERC는 유럽을 대표하는 반도체 회로 분야 국제학술대회다. 역대 수상자가 주로 유럽과 북미의 유수 대학 및 연구기관에서 배출됐으며, 아시아 지역 대학 소속 연구자가 이 상을 받는 것은 매우 이례적인 성과로 평가된다.
수상 논문은 AI 데이터센터와 고성능 컴퓨팅(HPC) 시스템에서 요구되는 차세대 칩 간 초고속 인터페이스 기술을 다룬 것으로, DGIST와 IBM 리서치 유럽 취리히 연구소(IBM Research Europe-Zurich)가 2022년부터 이어온 국제 공동연구의 결실이다.
장서영 학생은 AI 데이터센터와 HPC 시스템에서 대규모 데이터를 빠르고 효율적으로 전달하기 위한 초고속 유선 송신기를 개발했다. 칩 간 고속 인터페이스는 전송속도가 높아질수록 채널 손실과 회로 복잡도, 전력 소모가 증가해 높은 속도와 에너지 효율을 동시에 확보하기 어렵다는 기술적 과제가 있다.
연구팀은 이를 해결하기 위해 하나의 넓은 주파수 대역을 31개의 부채널로 나누고, 각 주파수 대역의 채널 특성에 따라 데이터와 전력을 유연하게 배분하는 디지털 다중톤(DMT) 방식을 적용했다. 특히 DMT 신호 생성에 필요한 핵심 디지털 신호처리 기능과 고속 데이터 변환기를 단일 칩에 집적해 실제 동작 가능한 초고속 송신기로 구현했다.
이번 연구에서는 전송선 특성에 따른 데이터 및 전력 배분 정보를 바탕으로, DMT 신호 생성에 필요한 주요 디지털 신호처리와 고속 데이터 변환 기능을 칩 내부에 집적해 실시간 동작을 검증했다. 제작된 송신기 칩은 144mW의 전력으로 최대 76.2Gb/s의 데이터 전송을 달성해 높은 전송속도와 에너지 효율을 동시에 구현했다. 이는 DMT 기반 송신기 구조가 향후 AI 데이터센터용 초고속·저전력 칩 간 인터페이스로 확장될 수 있는 가능성을 실제 칩으로 구현해 제시한 성과다.
장서영 학생은 "AI 데이터센터용 칩 간 인터페이스에 필요한 높은 전송속도와 에너지 효율을 동시에 확보하기 위한 송신기 기술을 실제 칩으로 구현하고 국제적으로 인정 받아 매우 기쁘다"며 "이번 성과를 바탕으로 향후 초당 200기가비트(200Gb/s) 이상의 차세대 고속 인터페이스 및 인터커넥트(칩 간 연결) 기술로 연구를 확장해 나가겠다"고 포부를 밝혔다.
한편, DGIST는 앞으로도 글로벌 유수 연구기관과의 공동연구를 확대하고, AI 데이터센터와 고성능 컴퓨팅에 필요한 차세대 고속 인터페이스 반도체 및 칩 간 연결 기술 분야의 연구와 인재 양성을 지속적으로 강화할 방침이다.
seok193@daum.net
